Welcome to riscv-chatgpt-Knowledge-Base documentation!

Contents:

• Riscv指令集 chatpgt 知识文档
• 简介
  • 晶体管性能
  • 指令集体系
  • 模块
  • 寄存器
  • C特性
  • MMU
  • 栈和堆
  • 线程和进程
  • 特权模式
  • 执行环境
• RISCVG
  • 汇编指令
  • C程序
• RISCVC
  • 汇编指令
  • C程序
• RISCVV
  • 汇编指令
  • C程序
• Cpu微架构
  • Cpu体系简介
  • 接口规格
  • 架构图
  • Pipe规格
  • tilelink总线
  • MMU
  • DCACHE
  • ICACHE
  • 指令过程描述
• 多/众核架构并行计算
  • Core简介
  • 众core架构指标
  • 同构众核架构
  • 异构众核架构
  • 协同计算架构
  • SISD/SIMD（单指令多数据）与 MIMD（多指令多数据）混合架构
  • 分布式计算架构（Distributed Computing Architecture）
  • 流处理架构（Stream Processing Architecture）
  • Heterogeneous Multi-core Architecture（异构多核架构）
  • 高性能计算相关
• 单核和多核编程模型
  • 多个hart启动
  • HART 使用同一份程序的场景
  • 程序共享机制
  • 启动同一程序的方式
• Npu ip相关
  • Os知识
  • 1. 多个硬实时内核的实现方式
  • 2. 为什么使用多个硬实时内核？
  • 1. 三种模式的概念
  • 2. 三者的联系
  • 3. 示例代码：用户态、内核态、机器态的联系
  • 4. RTOS 任务调度中的机器态、内核态、用户态
  • 5. 总结
  • 1. NPU 任务调度的基本架构
  • 2. 主 OS 如何分配任务给 NPU 调度器？
  • 3. NPU 调度器如何执行任务？
  • 4. NPU 计算单元如何执行任务？
  • 5. 主 OS 如何接收计算结果？
  • 6. 任务通信的数据传输方式
  • 1. 任务切片编译器的作用
  • 2. 切好的任务格式
  • 3. 任务调度示例
  • 4. 任务调度器如何执行任务？
  • 5. 代码示例（任务调度器）
  • 6. 任务通信格式
  • 7. 任务均衡调度
  • 总结
  • 你接下来的问题是？
  • 你下一步想深入哪个部分？
  • NPU 开发的核心组件
  • 1. 模型编译的输入与输出
  • 2. 编译器生成的内容
  • 3. 示例：模型编译过程
  • 4. 总结
  • 1. 模型离线编译成子任务
  • 2. 任务调度与任务集生成
  • 3. 传输任务到 NPU 驱动操作系统
  • 4. 示例代码：任务集传输
  • 总结
  • GPU vs. DSA 的关键区别
  • 案例分析
  • 未来发展趋势
  • FM模型
  • PM模型
  • 图编译器onnx编译统一的中间表达IR
  • IR模型
  • 算子工厂LayerClosure
  • Npu固件
  • 链接npu固件bin文件生成
  • 1. AI 编译器 vs. 任务调度器
  • 2. 任务调度器是否属于 AI 编译器？
• NN算子core相关
  • 基本概念
  • DSA、CPU 和 GPU 的区别解析
  • NPU 中的粗粒度算子定义
  • 粗粒度算子的特点（在 NPU 中）
  • NPU 中常见的粗粒度算子示例
  • 粗粒度算子在 NPU 中的优势
  • 粗粒度算子的典型实现架构
  • 粗粒度算子设计中的挑战
  • 总结
• 多片互联相关
  • 片内和多片互联简介
  • 多个 NPU（神经网络处理单元）芯片互联
  • 多片互联（Die-to-Die Interconnect）
  • 良率与芯片面积的关系
  • 实验性1000mm2 为什么不能量产
• Soc相关
  • MUX/demux
  • AMBA interconnect
  • XBAR
  • ASWITCH
  • 互联总线NOC
  • 对比总结
  • 为什么长方形noc 也是这样子的？
  • 2D Mesh 互联和长方形子系统互联
  • 总线cache一致性
• 验证相关
  • ut功能相关
  • IT功能相关
  • 逻辑打平全局验证时什么意思
  • 硬化 (Harden) 独立验证什么意思，
  • 后仿相关
• 上电复位相关
  • 1. CPU复位与内存的关系
  • 2. 栈和堆区数据的问题
  • 3. CPU复位 vs 内存复位
  • 4. 嵌入式系统中内存复位的处理
  • 5. 总结
• 异步电路
  • 频率相同但是是异步信号怎么回事
  • 频率不同的异步信号处理
• 数据计算
• Cdc方案
• Systemverilog
• 后仿&sta&sign off
  • Cmos 电路
  • 工具flow 理解
  • 芯片验证完整检查清单
  • Sta局限性
  • 同步时序
  • 异步时序
  • 验证目的
  • 验证方法
  • 验证完备性
• DFT专题
  • 良率提高
  • 芯片老化测试
• 协线程
  • 协程与流水线相关性
  • Hazard的可能性和处理
  • 总结
• Core和core之间通信
• 并行计算架构依赖性
  • 1. 硬件技术的发展
  • 2. 软件技术的演进
  • 3. 应用需求的驱动
  • 4. 系统架构的创新
  • 5. 总结
• 面试问题
  • 描述run_test -UVM环境的运行过程
  • Seq_item 流程
  • VIRTUAL SEQUENCE 和layer sequence 场景
  • Msquencer和psequencer的区别
  • 如何判断dv 完成呢
  • Axi4 交织和乱序
  • outstanding 的功能是在noc 部分还是slave 侧的区别是什么呢
  •  AXI ID 变化
  • DFX
  • 专项大题1
  • 专项大题2
  • 专项大题3
  • Npu 专题1
  • Npu专题2
  • TSN专题3
  • Max Corner 与 Min Corner 的区别
  • 序列检测
  • 异步亚稳态
  • Assetion 时钟频率和占空比
  • apb transaction 的约束和driver 考察
  • Bfm 建模 和时序建模考察
  • 脚本考察 makefile define 和 参数
  • 数字电路最高工作频率
  • Soc 看图介绍Dv 流程图
  • 组合逻辑冒险
• Assertion专项
• 同步机制专题
• 脚本
  • 1.仿真执行
  • 2 bazel
• 附件知识：
• 参考文档

Indices and tables

• 索引

• 模块索引

• 搜索页面